Table of Contents
Advance Information
MC68HC(7)08KH12
—
Rev. 1.0
8
Table of Contents
MOTOROLA
7.8.2
7.8.3
Reset Status Register (RSR) . . . . . . . . . . . . . . . . . . . . . . .84
Break Flag Control Register (BFCR). . . . . . . . . . . . . . . . . .85
Section 8. Clock Generator Module (CGM)
8.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
8.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88
8.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
8.4
8.4.1
8.4.2
8.4.3
8.4.4
8.4.5
8.4.6
8.4.7
8.4.8
8.4.9
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
Crystal Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . .91
Phase-Locked Loop Circuit (PLL) . . . . . . . . . . . . . . . . . . . .91
PLL Circuits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91
Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . . . .93
Manual and Automatic PLL Bandwidth Modes . . . . . . . . . .93
Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . .94
Special Programming Exceptions . . . . . . . . . . . . . . . . . . . .95
Base Clock Selector Circuit. . . . . . . . . . . . . . . . . . . . . . . . .96
CGM External Connections. . . . . . . . . . . . . . . . . . . . . . . . .96
8.5
8.5.1
8.5.2
8.5.3
8.5.4
8.5.5
8.5.6
8.5.7
8.5.8
8.5.9
8.5.10
8.5.11
I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98
Crystal Amplifier Input Pin (OSC1) . . . . . . . . . . . . . . . . . . .98
Crystal Amplifier Output Pin (OSC2). . . . . . . . . . . . . . . . . .98
External Filter Capacitor Pin (CGMXFC). . . . . . . . . . . . . . .98
PLL Analog Power Pin (V
DDA
PLL Analog Ground Pin (V
SSA
Buffered Crystal Clock Output (CGMVOUT). . . . . . . . . . . .99
CGMVSEL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .99
Oscillator Enable Signal (SIMOSCEN) . . . . . . . . . . . . . . . .99
Crystal Output Frequency Signal (CGMXCLK). . . . . . . . . .99
CGM Base Clock Output (CGMOUT) . . . . . . . . . . . . . . . . .99
CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . . .99
) . . . . . . . . . . . . . . . . . . . . . .98
). . . . . . . . . . . . . . . . . . . . . .98
8.6
8.6.1
8.6.2
8.6.3
8.6.4
CGM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100
PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . .102
PLL Bandwidth Control Register (PBWC). . . . . . . . . . . . .104
PLL Multiplier Select Registers (PMSH:PMSL). . . . . . . . .105
PLL Reference Divider Select Register (PRDS) . . . . . . . .106