- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄116597 > 552BE000121DGR (SILICON LABORATORIES) VCXO, CLOCK, LVDS OUTPUT PDF資料下載
參數(shù)資料
| 型號(hào)： | 552BE000121DGR |
| 廠商： | SILICON LABORATORIES |
| 元件分類： | VCXO, clock |
| 英文描述： | VCXO, CLOCK, LVDS OUTPUT |
| 封裝： | ROHS COMPLIANT PACKAGE-6 |
| 文件頁(yè)數(shù)： | 3/14頁(yè) |
| 文件大?。?/td> | 236K |
| 代理商： | 552BE000121DGR |
第1頁(yè)第2頁(yè)當(dāng)前第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)
Si552
Rev. 0.6
11
6. 6-Pin PCB Land Pattern
Figure 4 illustrates the 6-pin PCB land pattern for the Si552. Table 13 lists the values for the dimensions shown in
the illustration.
Figure 4. Si552 PCB Land Pattern
Table 13. PCB Land Pattern Dimensions (mm)
Dimension
Min
Max
D2
5.08 REF
e
2.54 BSC
E2
4.15 REF
GD
0.84
—
GE
2.00
—
VD
8.20 REF
VE
7.30 REF
X1.70 TYP
Y2.15 REF
ZD
—
6.78
ZE
—
6.30
Notes:
1. Dimensioning and tolerancing per the ANSI Y14.5M-1994 specification.
2. Land pattern design based on IPC-7351 guidelines.
3. All dimensions shown are at maximum material condition (MMC).
4. Controlling dimension is in millimeters (mm).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 552DE000295DGR | VCXO, CLOCK, ECL OUTPUT |
| 5G42C-80N-FREQ | VCXO, CLOCK, 1 MHz - 50 MHz, HCMOS/TTL OUTPUT |
| 5G42E-80M-FREQ | VCXO, CLOCK, 1 MHz - 50 MHz, HCMOS/TTL OUTPUT |
| 5G576E-150T-FREQ | VCXO, CLOCK, 0.625 MHz - 50 MHz, HCMOS/TTL OUTPUT |
| 5G576F-80N-FREQ | VCXO, CLOCK, 0.625 MHz - 50 MHz, HCMOS/TTL OUTPUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 552BE000150DG | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC - Trays |
| 552BE000307DG | 制造商:Silicon Laboratories Inc 功能描述: |
| 552BE000307DGR | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 890.10989MHZ/891MHZ VCXO LVDS 6PIN - Tape and Reel |
| 552BE000320DG | 制造商:Silicon Laboratories Inc 功能描述:OSCILLATOR - Trays |
| 552BE000320DGR | 制造商:Silicon Laboratories Inc 功能描述:OSCILLATOR - Tape and Reel |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。