- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361798 > W982516AH-8H x16 SDRAM PDF資料下載
參數(shù)資料
| 型號： | W982516AH-8H |
| 英文描述： | x16 SDRAM |
| 中文描述： | x16內(nèi)存 |
| 文件頁數(shù)： | 36/41頁 |
| 文件大?。?/td> | 1369K |
| 代理商： | W982516AH-8H |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當前第36頁第37頁第38頁第39頁第40頁第41頁
W982504AH
- 36 -
Operating Timing Example, continued
Timing Chart of Burst Stop Cycle (Burst Stop Command)
Read
BST
0
11
10
9
8
7
6
5
4
3
2
1
DQ
Q0
Q1
Q2
Q3
BST
( a ) CAS latency =2
Command
( b )CAS latency = 3
(1) Read cycle
Q4
(2) Write cycle
Command
Read
Command
Q0
Q1
Q2
Q3
Q4
Q0
Q1
Q2
Q3
Q4
DQ
DQ
Write
BST
Note: represents the Burst stop command
BST
Timing Chart of Burst Stop Cycle (Precharge Command)
In the case of Burst Lenght = 8
Read
PRCG
0
11
10
9
8
7
6
5
4
3
2
1
Q0
Q1
Q2
Q3
Q0
Q1
Q2
Q3
Read
PRCG
Q4
Q4
( a )CAS latency =2
Command
( b )CAS latency = 3
Command
DQ
DQ
DQ
( b )CAS latency = 3
Command
(1) Read cycle
(2) Write cycle
Write
Write
PRCG
PRCG
( a ) CAS latency =2
Command
DQM
DQM
t
WR
t
WR
D0
D1
D2
D3
D4
DQ
D0
D1
D2
D3
D4
DQ
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| W986432DH-5 | SDRAM|4X512KX32|CMOS|TSSOP|86PIN|PLASTIC |
| W986432DH-6 | SDRAM|4X512KX32|CMOS|TSSOP|86PIN|PLASTIC |
| W986432DH-6I | SDRAM|4X512KX32|CMOS|TSSOP|86PIN|PLASTIC |
| W986432DH-7 | SDRAM|4X512KX32|CMOS|TSSOP|86PIN|PLASTIC |
| W986432DH-7L | SDRAM|4X512KX32|CMOS|TSSOP|86PIN|PLASTIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| W982516BH | 制造商:WINBOND 制造商全稱:Winbond 功能描述:4M X 4 BANKS X 16 BIT SDRAM |
| W982516BH-7 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:4M X 4 BANKS X 16 BIT SDRAM |
| W982516BH-75 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:4M X 4 BANKS X 16 BIT SDRAM |
| W982516BH75I | 制造商:WINBOND 制造商全稱:Winbond 功能描述:4M X 4 BANKS X 16 BIT SDRAM |
| W982516BH75L | 制造商:WINBOND 制造商全稱:Winbond 功能描述:4M X 4 BANKS X 16 BIT SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。