
uPSD3212C, uPSD3212CV
8/151
Warm RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
I/O Pin, Register and PLD Status at RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Figure 60.Reset (RESET) Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Table 82. Status During Power-on RESET, Warm RESET and Power-down Mode. . . . . . . . . . . 116
PROGRAMMING IN-CIRCUIT USING THE JTAG SERIAL INTERFACE . . . . . . . . . . . . . . . . . . . . . 117
Standard JTAG Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Table 83. JTAG Port Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
JTAG Extensions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Security and Flash memory Protection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
INITIAL DELIVERY STATE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
AC/DC PARAMETERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Figure 61.PLD ICC /Frequency Consumption (5V range). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Figure 62.PLD ICC /Frequency Consumption (3V range). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Table 84. PSD MODULE Example, Typ. Power Calculation at V
CC
= 5.0V (Turbo Mode Off) . . . 119
MAXIMUM RATING. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Table 85. Absolute Maximum Ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
DC AND AC PARAMETERS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Table 86. Operating Conditions (5V Devices) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Table 87. Operating Conditions (3V Devices) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Table 88. AC Signal Letter Symbols for Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Table 89. AC Signal Behavior Symbols for Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Figure 63.Switching Waveforms – Key . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
Table 90. DC Characteristics (5V Devices) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Table 91. DC Characteristics (3V Devices) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Figure 64.External Program Memory READ Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Table 92. External Program Memory AC Characteristics (with the 5V MCU Module). . . . . . . . . . 127
Table 93. External Program Memory AC Characteristics (with the 3V MCU Module). . . . . . . . . . 128
Table 94. External Clock Drive (with the 5V MCU Module). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Table 95. External Clock Drive (with the 3V MCU Module). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Figure 65.External Data Memory READ Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Figure 66.External Data Memory WRITE Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Table 96. External Data Memory AC Characteristics (with the 5V MCU Module). . . . . . . . . . . . . 130
Table 97. External Data Memory AC Characteristics (with the 3V MCU Module). . . . . . . . . . . . . 131
Table 98. A/D Analog Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Figure 67.Input to Output Disable / Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Table 99. CPLD Combinatorial Timing (5V Devices). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Table 100.CPLD Combinatorial Timing (3V Devices) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Figure 68.Synchronous Clock Mode Timing – PLD. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Table 101.CPLD Macrocell Synchronous Clock Mode Timing (5V Devices) . . . . . . . . . . . . . . . . 133
Table 102.CPLD Macrocell Synchronous Clock Mode Timing (3V Devices) . . . . . . . . . . . . . . . . 134
Figure 69.Asynchronous RESET / Preset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135