- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365829 > TMS320C6203CGNYA250 DSP|32-BIT|CMOS|BGA|384PIN|PLASTIC PDF資料下載
參數(shù)資料
| 型號： | TMS320C6203CGNYA250 |
| 英文描述： | DSP|32-BIT|CMOS|BGA|384PIN|PLASTIC |
| 中文描述： | 數(shù)字信號處理器| 32位|的CMOS | BGA封裝| 384PIN |塑料 |
| 文件頁數(shù)： | 97/132頁 |
| 文件大小： | 1707K |
| 代理商： | TMS320C6203CGNYA250 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁當前第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁
SPRS145G
–
JULY 2000
–
REVISED FEBRUARY 2002
97
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251
–
1443
SPI SLAVE MODE TIMING PARAMETERS
Slave mode timing information is listed in the following tables.
SPI slave mode external timing parameters (clock phase = 0)
(see Figure 42)
NO.
12
MIN
MAX
UNIT
ns
tc(SPC)S
tw(SPCH)S
tw(SPCL)S
tw(SPCL)S
tw(SPCH)S
Cycle time, SPICLK
4tc(CO)
0.5tc(SPC)S
–
10
0.5tc(SPC)S
–
10
0.5tc(SPC)S
–
10
0.5tc(SPC)S
–
10
13
§
Pulse duration, SPICLK high (clock polarity = 0)
0.5tc(SPC)S
0.5tc(SPC)S
0.5tc(SPC)S
0.5tc(SPC)S
ns
Pulse duration, SPICLK low (clock polarity = 1)
14
§
Pulse duration, SPICLK low (clock polarity = 0)
ns
Pulse duration, SPICLK high (clock polarity = 1)
15
§
td(SPCH-SOMI)S
Delay time, SPICLK high to SPISOMI valid
(clock polarity = 0)
0.375tc(SPC)S
–
10
ns
td(SPCL-SOMI)S
Delay time, SPICLK low to SPISOMI valid (clock polarity = 1)
0.375tc(SPC)S
–
10
16
§
tv(SPCL-SOMI)S
Valid time, SPISOMI data valid after SPICLK low
(clock polarity =0)
0.75tc(SPC)S
ns
tv(SPCH-SOMI)S
Valid time, SPISOMI data valid after SPICLK high
(clock polarity =1)
0.75tc(SPC)S
19
§
tsu(SIMO-SPCL)S
tsu(SIMO-SPCH)S
Setup time, SPISIMO before SPICLK low (clock polarity = 0)
0
ns
Setup time, SPISIMO before SPICLK high (clock polarity = 1)
0
20
§
tv(SPCL-SIMO)S
Valid time, SPISIMO data valid after SPICLK low
(clock polarity = 0)
0.5tc(SPC)S
ns
tv(SPCH-SIMO)S
Valid time, SPISIMO data valid after SPICLK high
(clock polarity = 1)
0.5tc(SPC)S
The MASTER/SLAVE bit (SPICTL.2) is cleared and the CLOCK PHASE bit (SPICTL.3) is cleared.
tc = system clock cycle time = 1/CLKOUT = tc(CO)
§
The active edge of the SPICLK signal referenced is controlled by the CLOCK POLARITY bit (SPICCR.6).
相關PDF資料 |
PDF描述 |
|---|---|
| TMS320C6203CGNYA300 | DSP|32-BIT|CMOS|BGA|384PIN|PLASTIC |
| TMS320C6203CGNZ250 | DSP|32-BIT|CMOS|BGA|352PIN|PLASTIC |
| TMS320C6203CGNZ300 | DSP|32-BIT|CMOS|BGA|352PIN|PLASTIC |
| TMS320C6713-200 | Floating-Point Digital Signal Processor |
| TMS320C6713-225 | Floating-Point Digital Signal Processor |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| TMS320C6203CGNYA300 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|32-BIT|CMOS|BGA|384PIN|PLASTIC |
| TMS320C6203CGNZ250 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|32-BIT|CMOS|BGA|352PIN|PLASTIC |
| TMS320C6203CGNZ300 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|32-BIT|CMOS|BGA|352PIN|PLASTIC |
| TMS320C6203CGNZA250 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|32-BIT|CMOS|BGA|352PIN|PLASTIC |
| TMS320C6203CGNZA300 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|32-BIT|CMOS|BGA|352PIN|PLASTIC |
發(fā)布緊急采購，3分鐘左右您將得到回復。