- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄7977 > SY10EP451LTG (Micrel Inc)IC REGISTER DIFF ECL 3.3V 32TQFP PDF資料下載
參數(shù)資料
| 型號： | SY10EP451LTG |
| 廠商： | Micrel Inc |
| 文件頁數(shù)： | 1/10頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC REGISTER DIFF ECL 3.3V 32TQFP |
| 標準包裝： | 250 |
| 系列： | 10EP |
| 功能： | 主復(fù)位 |
| 類型： | D 型總線 |
| 輸出類型： | 差分 |
| 元件數(shù)： | 1 |
| 每個元件的位元數(shù)： | 6 |
| 觸發(fā)器類型： | 正邊沿 |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 32-TQFP |
| 包裝： | 管件 |
| 產(chǎn)品目錄頁面： | 1083 (CN2011-ZH PDF) |
| 其它名稱： | 576-1652-5 |
SY10/100EP451L
3.3V ECL 6-Bit Differential Register
with Master Reset
Micrel Inc. 2180 Fortune Drive San Jose, CA 95131 USA tel +1 (
408) 944-0800 fax + 1 (408) 474-1000 http://www.micrel.com
May 2007
M9999-051807-B
hbwhelp@micrel.com or (408) 955-1690
General Description
The SY10/100EP451L is a 6-bit fully differential register
with common clock and single-ended Master Reset (MR).
It is ideal for very high frequency applications where a
registered data path is necessary.
All inputs have an internal 75k pull-down resistor.
Differential inputs have an override clamp. Unused
differential register inputs can be left open and will default
LOW. When the differential inputs are forced to a value
smaller than VEE +1.2V, the clamp will override and force
the output to a default state.
The positive transition of CLK (pin 4) will latch the
registers. Master Reset (MR) HIGH will asynchronously
reset all registers forcing Q outputs to go LOW.
Datasheets and support documentation can be found on
Micrel’s web site at: www.micrel.com.
Features
450ps typical propagation delay
Maximum frequency > 3.0GHz typical
Asynchronous Master Reset
20ps skew within device, 35ps skew device-to-device
PECL mode operating range:
– VCC = 3.0V to 3.6V with VEE = 0V
NECL mode operating range:
– VCC = 0V with VEE = –3.0V to –3.6V
Open input default state
Safety clamp on inputs
Available in 32-pin TQFP
Applications
High Speed Logic
Wireless Communication Systems
Data Communication Systems
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TXR40AB00-0804AI2 | ADPTR TINEL LOCK STR SHELL 9, A |
| TXR41AB00-1008AI | ADPTR TINEL LOCK STR SHELL 10,11 |
| TXR54AB00-1412BI | ADPTR TINEL LOCK STR SHELL 12,14 |
| TXR54AB00-1008AI | ADPTR TINEL LOCK STR SHELL 10 |
| TXR41AB90-1807AI | ADPTR TINEL LOCK ANG SHELL 18,19 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SY10EP451LTG TR | 功能描述:寄存器 3.3V 6-Bit Diff Register w/ Master Reset RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時鐘頻率:36 MHz 傳播延遲時間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| SY10EP51VKC | 功能描述:IC FLIP FLOP D 3.3V/5V 8-MSOP RoHS:否 類別:集成電路 (IC) >> 邏輯 - 觸發(fā)器 系列:10EP 標準包裝:25 系列:74LS 功能:設(shè)置（預(yù)設(shè)）和復(fù)位 類型:JK 型 輸出類型:差分 元件數(shù):2 每個元件的位元數(shù):1 頻率 - 時鐘:25MHz 延遲時間 - 傳輸:20ns 觸發(fā)器類型:負邊沿 輸出電流高，低:400µA, 8mA 電源電壓:4.75 V ~ 5.25 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 包裝:管件 其它名稱:74LS11274LS112AN74LS112NDM74LS112N |
| SY10EP51VKC TR | 功能描述:IC FLIP FLOP D 3.3V/5V 8-MSOP RoHS:否 類別:集成電路 (IC) >> 邏輯 - 觸發(fā)器 系列:10EP 標準包裝:25 系列:74LS 功能:設(shè)置（預(yù)設(shè)）和復(fù)位 類型:JK 型 輸出類型:差分 元件數(shù):2 每個元件的位元數(shù):1 頻率 - 時鐘:25MHz 延遲時間 - 傳輸:20ns 觸發(fā)器類型:負邊沿 輸出電流高，低:400µA, 8mA 電源電壓:4.75 V ~ 5.25 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 包裝:管件 其它名稱:74LS11274LS112AN74LS112NDM74LS112N |
| SY10EP51VKG | 功能描述:觸發(fā)器 3.3V/5V Data and Differential Clock D Flip Flop with Reset (I Temp, Green) RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| SY10EP51VKG TR | 功能描述:觸發(fā)器 3.3V/5V Data and Differential Clock D Flip Flop with Reset (I Temp, Green) RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。