- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄380765 > STLC7550TQFP (意法半導(dǎo)體) LOW POWER LOW VOLTAGE ANALOG FRONT END PDF資料下載
參數(shù)資料
| 型號(hào)： | STLC7550TQFP |
| 廠商： | 意法半導(dǎo)體 |
| 英文描述： | LOW POWER LOW VOLTAGE ANALOG FRONT END |
| 中文描述： | 低電壓低功耗模擬前端 |
| 文件頁(yè)數(shù)： | 12/17頁(yè) |
| 文件大?。?/td> | 174K |
| 代理商： | STLC7550TQFP |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)當(dāng)前第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)
Nominal AC Electrical Characteristics
(Reference level V
IL
= 0.5V, V
IH
= DV
DD
- 0.5V, V
OL
= 0.3V, V
OH
= DV
DD
- 0.5V, DV
DD
= 3V,
Output load = 50pF unless otherwise)
Symbol
N°
Parameter
SERIAL CHANNEL TIMING (see Figure 9 for Parameter numbers)
1
SCLK Period
2
SCLK Width Low
3
SCLK Width High
4
SCLK Rise Time
5
SCLK Fall Time
6
FS Setup
7
FS Hold
8
DIN Setup
9
DIN Hold
10
DOUT Valid
11
HC0,HC1 Set-up
12
MASTER CLOCK INTERFACE (MCLK) (MCM = 0)
MCLK
Master Clock Input
Master Clock Duty Cycle
Min.
Typ.
Max.
Unit
300
150
150
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
10
10
100
100
50
0
20
20
0
50
0.92
45
1.54
2.8
55
MHz
%
ELECTRICAL SPECIFICATIONS
(continued)
SCLK
FS
DIN
1
6
7
10
8
9
2.4 3 5
MSB
MSB
DOUT
HC0
11
12
7
Figure 9 :
Serial Interface Timing Diagram
STLC7550
12/17
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| STLC7550TQF7 | LOW POWER LOW VOLTAGE ANALOG FRONT END |
| STLC7550 | LOW POWER LOW VOLTAGE ANALOG FRONT END |
| STLC8100 | DUAL BAND WIRELESS LAN RF TRANSCEIVER |
| STLIB4HDS | Development Environment For ST16 and ST19 Smartcard MCU Families |
| ST16-19HDSE | Development Environment For ST16 and ST19 Smartcard MCU Families |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| STLC75C53TQFP | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:MODEM |
| STLC8100 | 制造商:STMicroelectronics 功能描述:RF TRNSCVR 5GHZ 48TQFP - Trays |
| STLC8201 | 制造商:STMicroelectronics 功能描述:DUAL BAND WIRELESS LAN BASEBAND PROCESSOR - Trays |
| STLC876IDW | 制造商:Texas Instruments 功能描述: |
| STLD08PUR | 制造商:STMicroelectronics 功能描述:LED DRVR - Tape and Reel |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。