- 您現(xiàn)在的位置：買賣IC網 > PDF目錄372114 > SAA7205 (NXP Semiconductors N.V.) MPEG-2 systems demultiplexer PDF資料下載
參數(shù)資料
| 型號： | SAA7205 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | MPEG-2 systems demultiplexer |
| 中文描述： | MPEG - 2系統(tǒng)解復用器 |
| 文件頁數(shù)： | 64/84頁 |
| 文件大?。?/td> | 363K |
| 代理商： | SAA7205 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁當前第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁
1997 Jan 21
64
Philips Semiconductors
Preliminary specification
MPEG-2 systems demultiplexer
SAA7205H
R
EAD CYCLE
(see Fig. 36)
t
o(r)(R)
t
o(f)(R)
t
o(d)(R)
D
IRECT READ CYCLE
(see Fig.37)
output rise time
output fall time
output delay time
10
10
30
ns
ns
ns
t
CSL(R)
t
o(d)(1R)
t
o(d)(2R)
t
o(r)(R)
t
o(f)(R)
chip select LOW time for read
output delay time on first byte
output delay time on second byte
output rise time
output fall time
240
240
30
10
10
ns
ns
ns
ns
ns
Output interface
C
o
C
L
T
cy(DCLK)
output capacitance
output load capacitance
output clock cycle time of the
descrambler clock
output clock rise time
output clock fall time
output clock HIGH time
output clock LOW time
output rise time
output fall time
output hold time
output delay time
output delay time
note 1
111
10
50
pF
pF
ns
t
r(CLKO)
t
f(CLKO)
t
CLKOH
t
CLKOL
t
o(r)
t
o(f)
t
o(h)
t
o(d)
t
o(d)p
A
UDIO INTERFACE
(see Fig.44)
25
25
3
0
10
10
10
10
20
ns
ns
ns
ns
ns
ns
ns
ns
ns
C
L
= 5 pF
C
L
= 30 pF
C
L
= 5 pF
T
cy(CLKOa)
t
CLKOHa
t
CLKOLa
GP/HS
INTERFACE
(see Figs 38 and 39)
output clock cycle time
output clock HIGH time
output clock LOW time
2232
40
40
31250
60
60
ns
%
%
t
o(h)g
t
o(d)g
t
o(h)h
t
o(d)h
TXT
INTERFACE
(see Figs 44 and 48)
output hold time
output delay time
output hold time
output delay time
74
2
t
o(h)g
+ 20
t
o(h)h
+ 8
ns
ns
ns
ns
T
cy(CLKOtt)
t
CLKOHtt
t
CLKOLtt
t
o(h)tt
t
o(d)tt
output clock cycle time
output clock HIGH time
output clock LOW time
output clock HIGH time
output clock LOW time
111
37
37
68
148
74
74
t
o(h)tt
+ 15
ns
ns
ns
ns
ns
C
L
= 5 pF
C
L
= 30 pF
SYMBOL
PARAMETER
CONDITIONS
MIN.
MAX.
UNIT
相關PDF資料 |
PDF描述 |
|---|---|
| SAA7205H | MPEG-2 systems demultiplexer |
| SAA7206 | DVB compliant descrambler |
| SAA7206H | DVB compliant descrambler |
| SAA7216HS | Integrated MPEG AVGD decoders |
| SAA7221HS | Integrated MPEG AVGD decoders |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SAA7205H | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:MPEG-2 systems demultiplexer |
| SAA7206 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:DVB compliant descrambler |
| SAA7206H | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:DVB compliant descrambler |
| SAA7207H | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Reed Solomon decoder IC |
| SAA7207H/C1 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Reed Solomon decoder IC |
發(fā)布緊急采購，3分鐘左右您將得到回復。