- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374671 > S71PL064JB0-0B (Spansion Inc.) STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM PDF資料下載
參數(shù)資料
| 型號(hào)： | S71PL064JB0-0B |
| 廠商： | Spansion Inc. |
| 英文描述： | STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM |
| 中文描述： | 堆疊式多芯片產(chǎn)品，閃存和RAM |
| 文件頁數(shù)： | 7/196頁 |
| 文件大?。?/td> | 5729K |
| 代理商： | S71PL064JB0-0B |
第1頁第2頁第3頁第4頁第5頁第6頁當(dāng)前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁
November 22, 2004 S71PL254/127/064/032J_00_A6
7
A d v a n c e I n f o r m a t i o n
is Low, Ignore UB#/LB# Timing)........................................ 161
Figure 82. Timing Waveform of Write Cycle(1) (WE# controlled, if
BYTE# is Low, Ignore UB#/LB# Timing).............................. 161
Figure 83. Timing Waveform of Write Cycle(2) (CS# controlled, if
BYTE# is Low, Ignore UB#/LB# Timing).............................. 162
Figure 84. Timing Waveform of Write Cycle(3) (UB#, LB#
controlled) ...................................................................... 162
Figure 85. Data Retention Waveform .................................. 163
pSRAM Type 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Functional Description . . . . . . . . . . . . . . . . . . . . 164
Absolute Maximum Ratings . . . . . . . . . . . . . . . . 164
Timing Test Conditions . . . . . . . . . . . . . . . . . . . 170
Output Load Circuit .........................................................................................171
Figure 86. Output Load Circuit ........................................... 171
Power Up Sequence . . . . . . . . . . . . . . . . . . . . . . . 171
Timing Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . 183
Read Cycle ..........................................................................................................183
Figure 87. Timing of Read Cycle (CE# = OE# = V
IL
, WE# = ZZ# =
V
IH
)................................................................................ 183
Figure 88. Timing Waveform of Read
Cycle (WE# = ZZ# = V
IH
)................................................ 184
Figure 89. Timing Waveform of Page Mode Read Cycle (WE# = ZZ#
= V
IH
)............................................................................ 185
Write Cycle .........................................................................................................186
Figure 90. Timing Waveform of Write Cycle (WE# Control, ZZ# =
V
IH
)............................................................................... 186
Figure 91. Timing Waveform of Write Cycle (CE# Control, ZZ# =
V
IH
)............................................................................... 186
Figure 92. Timing Waveform of Page Mode Write Cycle (ZZ# = V
IH
)
187
Partial Array Self Refresh (PAR) ..................................................................188
Temperature Compensated Refresh (for 64Mb) ...................................188
Deep Sleep Mode .............................................................................................188
Reduced Memory Size (for 32M and 16M) ................................................ 188
Other Mode Register Settings (for 64M) ...................................................189
Figure 93. Mode Register.................................................. 189
Figure 94. Mode Register Update Timings (UB#, LB#, OE# are
Don’t Care)..................................................................... 190
Figure 95. Deep Sleep Mode - Entry/Exit Timings................. 190
Revision Summary
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S71PL064JB0-0U | STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM |
| S71PL127J | STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM |
| S71PL127JA0 | STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM |
| S71PL127JB0 | STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM |
| S71PL254JB0 | STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S71PL064JB0-0U | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM |
| S71PL064JB0BAW0Z0 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs |
| S71PL064JB0BAW0Z2 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs |
| S71PL064JB0BAW0Z3 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs |
| S71PL064JB0BAW9Z0 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。