altera公司的40-gbps以太網(wǎng)（40gbe）和100-gbps以太網(wǎng)（100gbe）知識產(chǎn)權(quán)（ip）內(nèi)核芯片能夠高效的構(gòu)建需要大吞吐量標(biāo)準(zhǔn)以太網(wǎng)連接的系統(tǒng)，包括，芯片至光模塊、芯片至芯片以及背板應(yīng)用等。介質(zhì)訪問控制（mac）和物理編碼子層以及物理介質(zhì)附加（pcs+pma）子層ip內(nèi)核符合ieee 802.3ba?-2010標(biāo)準(zhǔn)要求，降低用戶在altera 28-nm stratix? v fpga和40-nm stratix iv fpga中集成40gbe和100gbe連接的設(shè)計(jì)復(fù)雜度。
企業(yè)和產(chǎn)品市場副總裁vince hu評論說：“越來越多的系統(tǒng)設(shè)計(jì)使用高速以太網(wǎng)——不僅僅是局域網(wǎng)附加子層，而且還有系統(tǒng)內(nèi)部互聯(lián)，因此，包括40gbe/100gbe mac和pcs+pma層在內(nèi)的子系統(tǒng)ip成為系統(tǒng)設(shè)計(jì)團(tuán)隊(duì)工具包的關(guān)鍵組成。這些內(nèi)核針對altera開發(fā)套件和altera quartus? ii 軟件12.0集成進(jìn)行優(yōu)化，適用于在stratix iv和stratix v fpga中開發(fā)高性能、低成本子系統(tǒng)ip。”
通過這一開發(fā)，altera支持40gbe/100gbe系統(tǒng)級吞吐量，提高fpga設(shè)計(jì)人員的設(shè)計(jì)抽象級，同時提升設(shè)計(jì)團(tuán)隊(duì)的效能。40gbe以及100gbe mac和phy ip內(nèi)核提供的接口包括一個基于數(shù)據(jù)包的通道，與前一代以太網(wǎng)系統(tǒng)在邏輯上兼容。數(shù)據(jù)速率高達(dá)28.05 gbps和14.1 gbps，并且具有收發(fā)器的altera stratix v gt和gx fpga，以及數(shù)據(jù)速率達(dá)到11.3 gbps的stratix iv gt fpga都支持這些內(nèi)核。stratix fpga結(jié)合了高密度、高性能以及豐富的特性，支持用戶集成更多的功能，提高系統(tǒng)帶寬。