- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379312 > MC68HRC98JL3EMP (MOTOROLA INC) Microcontrollers PDF資料下載
參數(shù)資料
| 型號： | MC68HRC98JL3EMP |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Microcontrollers |
| 中文描述： | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PDIP28 |
| 封裝： | PLASTIC, DIP-28 |
| 文件頁數(shù)： | 111/226頁 |
| 文件大小： | 1549K |
| 代理商： | MC68HRC98JL3EMP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁當(dāng)前第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁
Monitor ROM (MON)
Functional Description
MC68H(R)C908JL3E/JK3E/JK1E
—
Rev. 2.0
Technical Data
MOTOROLA
Monitor ROM (MON)
111
If V
DD
+V
HI
is applied to IRQ1 and PTB3 is low upon monitor mode entry
(
Table 9-1
condition set 1), the bus frequency is a divide-by-two of the
clock input to OSC1. If PTB3 is high with V
DD
+V
HI
applied to IRQ1 upon
monitor mode entry (
Table 9-1
condition set 2), the bus frequency is a
divide-by-four of the clock input to OSC1. Holding the PTB3 pin low
when entering monitor mode causes a bypass of a divide-by-two stage
at the oscillator
only if V
DD
+V
HI
is applied to IRQ1.
In this event, the
OSCOUT frequency is equal to the 2OSCOUT frequency, and OSC1
input directly generates internal bus clocks. In this case, the OSC1
signal must have a 50% duty cycle at maximum bus frequency.
Entering monitor mode with V
DD
+ V
HI
on IRQ1, the COP is disabled as
long as V
DD
+ V
HI
is applied to either the IRQ1 or the RST. (See
Section
7. System Integration Module (SIM)
for more information on modes of
operation.)
If entering monitor mode without high voltage on IRQ1 and reset vector
being blank ($FFFE and $FFFF) (
Table 9-1
condition set 3, where
applied voltage is V
DD
), then all port B pin requirements and conditions,
including the PTB3 frequency divisor selection, are not in effect. This is
to reduce circuit requirements when performing in-circuit programming.
Entering monitor mode with the reset vector being blank, the COP is
always disabled regardless of the state of IRQ1 or the RST.
Figure 9-2
. shows a simplified diagram of the monitor mode entry when
the reset vector is blank and IRQ1 = V
DD
. An OSC1 frequency of
9.8304MHz is required for a baud rate of 9600.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HRC908JL3MDW | MC68HC908JK1 |
| MC68HRC908JK1 | MC68HC908JK1 |
| MC68HRC908JK1CDW | MC68HC908JK1 |
| MC68HRC908JK1CP | MC68HC908JK1 |
| MC68HRC908JK3 | MC68HC908JK1 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HSC705C8ACFB | 制造商:Rochester Electronics LLC 功能描述:8 BIT MCU, 304 BYTES RAM - Bulk |
| MC68HSC705C8ACP | 制造商:Rochester Electronics LLC 功能描述: 制造商:Freescale Semiconductor 功能描述: |
| MC68HSC705C8ACS | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HSC705J1ACDW | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HSC705J1ACP | 制造商:Rochester Electronics LLC 功能描述:8 BIT MCU, 64 BYTES RAM - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。