
MC68H(R)C908JL3E/JK3E/JK1E
—
Rev. 2.0
Technical Data
MOTOROLA
List of Figures
17
Technical Data – MC68H(R)C908JL3E/JK3E/JK1E
List of Figures
Figure
Title
Page
1-1
1-2
1-3
1-4
MCU Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
28-Pin PDIP/SOIC Pin Assignment . . . . . . . . . . . . . . . . . . . . .27
20-Pin PDIP/SOIC Pin Assignment . . . . . . . . . . . . . . . . . . . . .27
48-Pin LQFP Pin Assignment. . . . . . . . . . . . . . . . . . . . . . . . . .28
2-1
2-2
Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
Control, Status, and Data Registers. . . . . . . . . . . . . . . . . . . . .34
4-1
4-2
4-3
4-4
FLASH I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . .44
FLASH Control Register (FLCR) . . . . . . . . . . . . . . . . . . . . . . .45
FLASH Programming Flowchart. . . . . . . . . . . . . . . . . . . . . . . .49
FLASH Block Protect Register (FLBPR). . . . . . . . . . . . . . . . . .50
5-1
5-2
6-1
Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . . .54
Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . . .55
CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59
6-2
6-3
6-4
6-5
6-6
Accumulator (A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59
Index Register (H:X). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60
Stack Pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
Condition Code Register (CCR) . . . . . . . . . . . . . . . . . . . . . . . .62
7-1
7-2
7-3
7-4
7-5
7-6
7-7
SIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
SIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . .80
SIM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .82
Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .83
Sources of Internal Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . .83
POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .84