
List of Figures
MC68H(R)C908JL3E/JK3E/JK1E
—
Rev. 2.0
Technical Data
MOTOROLA
List of Figures
19
Figure
Title
Page
11-1
11-2
11-3
11-4
11-5
ADC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . .144
ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
ADC Status and Control Register (ADSCR). . . . . . . . . . . . . .148
ADC Data Register (ADR) . . . . . . . . . . . . . . . . . . . . . . . . . . .151
ADC Input Clock Register (ADICLK) . . . . . . . . . . . . . . . . . . .151
12-1
12-2
12-3
12-4
12-5
12-6
12-7
12-8
12-9
12-10 Data Direction Register D (DDRD). . . . . . . . . . . . . . . . . . . . .163
12-11 Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .163
12-12 Port D Control Register (PDCR). . . . . . . . . . . . . . . . . . . . . . .164
I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .154
Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . .156
Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . . .157
Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .157
Port A Input Pull-up Enable Register (PTAPUE) . . . . . . . . . .158
Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . . .159
Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . .160
Port B I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .161
Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . .162
13-1
13-2
13-3
13-4
IRQ Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . .167
IRQ I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .167
IRQ Status and Control Register (INTSCR) . . . . . . . . . . . . . .169
Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . .170
14-1
14-2
14-3
14-4
KBI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .172
Keyboard Interrupt Block Diagram . . . . . . . . . . . . . . . . . . . . .172
Keyboard Status and Control Register (KBSCR) . . . . . . . . . .175
Keyboard Interrupt Enable Register (KBIER). . . . . . . . . . . . .176
15-1
15-2
15-3
COP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .180
Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . .182
COP Control Register (COPCTL). . . . . . . . . . . . . . . . . . . . . .183
16-1
16-2
16-3
LVI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .186
Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . .186
Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . .187