
Table of Contents
MC68H(R)C908JL3E/JK3E/JK1E
—
Rev. 2.0
Technical Data
MOTOROLA
Table of Contents
11
9.4.6
Commands. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115
9.5
Security. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119
Section 10. Timer Interface Module (TIM)
10.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .121
10.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122
10.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122
10.4
Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122
10.5
10.5.1
10.5.2
10.5.3
10.5.3.1
10.5.3.2
10.5.4
10.5.4.1
10.5.4.2
10.5.4.3
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .123
TIM Counter Prescaler. . . . . . . . . . . . . . . . . . . . . . . . . . . .125
Input Capture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
Output Compare. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
Unbuffered Output Compare . . . . . . . . . . . . . . . . . . . . .126
Buffered Output Compare . . . . . . . . . . . . . . . . . . . . . . .127
Pulse Width Modulation (PWM) . . . . . . . . . . . . . . . . . . . . .127
Unbuffered PWM Signal Generation . . . . . . . . . . . . . . .128
Buffered PWM Signal Generation . . . . . . . . . . . . . . . . .129
PWM Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130
10.6
Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131
10.7
10.7.1
10.7.2
Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131
Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .132
Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .132
10.8
TIM During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .132
10.9
I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133
10.10 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133
10.10.1 TIM Status and Control Register (TSC) . . . . . . . . . . . . . . .134
10.10.2 TIM Counter Registers (TCNTH:TCNTL). . . . . . . . . . . . . .136
10.10.3 TIM Counter Modulo Registers (TMODH:TMODL) . . . . . .137
10.10.4 TIM Channel Status and Control Registers (TSC0:TSC1).138
10.10.5 TIM Channel Registers (TCH0H/L:TCH1H/L) . . . . . . . . . .142