- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379245 > IZ74LV174 (INTEGRAL JOINT STOCK COMPANY) Hex D-type flip-flop with reset; positive edge-trigger PDF資料下載
參數(shù)資料
| 型號(hào)： | IZ74LV174 |
| 廠商： | INTEGRAL JOINT STOCK COMPANY |
| 英文描述： | Hex D-type flip-flop with reset; positive edge-trigger |
| 中文描述： | 六角D型觸發(fā)器的復(fù)位觸發(fā)器，上升沿觸發(fā) |
| 文件頁數(shù)： | 6/6頁 |
| 文件大小： | 50K |
| 代理商： | IZ74LV174 |
IN74LV174
6
INTEGRAL
CHIP PAD DIAGRAM
Location of marking (mm):
left lower corner x=1.080, y=0.296
Chip thickness:
0.46
±
0.02 mm.
PAD LOCATION
Location (left lower corner), mm
X
0.132
0.132
0.430
0.667
0.902
1.080
1.315
1.315
1.315
1.315
1.017
0.780
0.545
0.367
0.132
0.132
Pad No
Symbol
Y
Pad size, mm
01
02
03
04
05
06
07
08
09
10
11
12
13
14
15
16
MR
Q0
D0
D1
Q1
D2
Q2
GND
CP
Q3
D3
Q4
D4
D5
Q5
V
CC
0.295
0.127
0.127
0.127
0.127
0.127
0.127
0.741
1.079
1.247
1.247
1.247
1.247
1.247
1.247
0.633
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
0.100 x 0.100
Note: Pad location is given as per metallization layer
02
(0,0)
X
Y
Chip marking
LV174
03
04
05
06
07
08
09
10
1.53 + 0.03
1
11
12
01
16
14
15
13
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IZ74LV32 | Quad 2-Input OR Gate |
| IZ74LV620 | OCTAL 3-STATE INVERTING BUS TRANSCEIVER |
| IZ74LV623 | OCTAL 3-STATE NONINVERTING BUS TRANSCEIVER |
| J105 | N-Channel JFETs |
| J106 | N-Channel JFETs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IZ74LV240 | 制造商:INTEGRAL 制造商全稱:INTEGRAL 功能描述:OCTAL BUFFER/LINE DRIVE; 3-STATE |
| IZ74LV241 | 制造商:INTEGRAL 制造商全稱:INTEGRAL 功能描述:OCTAL BUFFER/LINE DRIVE; 3-STATE |
| IZ74LV244 | 制造商:INTEGRAL 制造商全稱:INTEGRAL 功能描述:OCTAL BUFFER/LINE DRIVER 3-STATE |
| IZ74LV273 | 制造商:INTEGRAL 制造商全稱:INTEGRAL 功能描述:Octal D Flip-Flop with Common Clock and Reset |
| IZ74LV32 | 制造商:SLS 制造商全稱:System Logic Semiconductor 功能描述:Quad 2-Input OR Gate |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。