- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377496 > intel386 DX (Intel Corp.) 32-Bit CHMOS Microprocessor With Integrated Memory Management(32位CHMOS 微處理器帶集成存儲管理) PDF資料下載
參數(shù)資料
| 型號： | intel386 DX |
| 廠商： | Intel Corp. |
| 英文描述： | 32-Bit CHMOS Microprocessor With Integrated Memory Management(32位CHMOS 微處理器帶集成存儲管理) |
| 中文描述： | 32位CHMOS微處理器集成內(nèi)存管理（32位CHMOS微處理器帶集成存儲管理） |
| 文件頁數(shù)： | 3/139頁 |
| 文件大小： | 1587K |
| 代理商： | INTEL386 DX |
第1頁第2頁當(dāng)前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁
Intel386
TM
DX MICROPROCESSOR
32-BIT CHMOS MICROPROCESSOR
WITH INTEGRATED MEMORY MANAGEMENT
CONTENTS
PAGE
1. PIN ASSIGNMENT
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 5
1.1 Pin Description Table
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 6
2. BASE ARCHITECTURE
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 8
2.1 Introduction
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 8
2.2 Register Overview
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 8
2.3 Register Descriptions
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 9
2.4 Instruction Set
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 15
2.5 Addressing Modes
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 18
2.6 Data Types
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 20
2.7 Memory Organization
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 22
2.8 I/O Space
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 23
2.9 Interrupts
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 24
2.10 Reset and Initialization
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 27
2.11 Testability
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 28
2.12 Debugging Support
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 28
3. REAL MODE ARCHITECTURE
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 32
3.1 Real Mode Introduction
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 32
3.2 Memory Addressing
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 33
3.3 Reserved Locations
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 34
3.4 Interrupts
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 34
3.5 Shutdown and Halt
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 34
4. PROTECTED MODE ARCHITECTURE
ààààààààààààààààààààààààààààààààààààààààààààààààààà 34
4.1 Introduction
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 34
4.2 Addressing Mechanism
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 35
4.3 Segmentation
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 36
4.4 Protection
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 46
4.5 Paging
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 52
4.6 Virtual 8086 Environment
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 56
5. FUNCTIONAL DATA
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 61
5.1 Introduction
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 61
5.2 Signal Description
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 61
5.2.1 Introduction
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 61
5.2.2 Clock (CLK2)
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 62
5.2.3 Data Bus (D0 through D31)
àààààààààààààààààààààààààààààààààààààààààààààààààààààà 62
5.2.4 Address Bus (BEO
Y
through BE3
Y
, A2 through A31)
àààààààààààààààààààààààààààà 62
5.2.5 Bus Cycle Definition Signals (W/R
Y
, D/C
Y
, M/IO, LOCK
Y
)
ààààààààààààààààààààà 63
5.2.6 Bus Control Signals (ADS
Y
, READY
Y
, NA
Y
, BS16
Y
)
ààààààààààààààààààààààààààà 64
5.2.7 Bus Arbitration Signals (HOLD, HLDA)
ààààààààààààààààààààààààààààààààààààààààààà 65
5.2.8 Coprocessor Interface Signals (PEREQ, BUSY
Y
, ERROR
Y
)
ààààààààààààààààààààà 65
5.2.9 Interrupt Signals (INTR, NMI, RESET)
àààààààààààààààààààààààààààààààààààààààààààà 66
5.2.10 Signal Summary
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 67
3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| Intel386 EX | Highly Integrated, 32-Bit, Fully Static Embedded Micropocessor(32位高集成完全靜態(tài)嵌入式微處理器) |
| INTEL386 SXSA | 5-V 32-Bit Fully Static Embedded Microprocessor(5V，32位完全靜態(tài)嵌入式微處理器) |
| intel386 SX | 32-Bit CPU With a 16-Bit External Data Bus And a 24-bit External Address Bus(帶16位內(nèi)部數(shù)據(jù)總線和24位內(nèi)部地址總線32位微處理器) |
| INTEL386 | Intel386 EX Embedded Microprocessor |
| Intel387 dx | DX Math Coprocessor(32位數(shù)學(xué)協(xié)處理器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| INTEL386SX | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:MICROPROCESSOR |
| INTEL387 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel387TM SX MATH COPROCESSOR |
| INTEL387DX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Intel387 DX - MATH COPROCESSOR |
| INTEL387SX | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel387 SX - MATH COPROCESSOR |
| INTEL387TMDX | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel387TM DX MATH COPROCESSOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。