- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384467 > HY5DU56422BT-D4 (HYNIX SEMICONDUCTOR INC) 256M-P DDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | HY5DU56422BT-D4 |
| 廠商： | HYNIX SEMICONDUCTOR INC |
| 元件分類： | DRAM |
| 英文描述： | 256M-P DDR SDRAM |
| 中文描述： | 64M X 4 DDR DRAM, 0.7 ns, PDSO66 |
| 封裝： | 0.400 X 0.875 INCH, 0.65 MM PITCH, TSOP2-66 |
| 文件頁數(shù)： | 27/32頁 |
| 文件大?。?/td> | 233K |
| 代理商： | HY5DU56422BT-D4 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁
Rev. 0.4 / Aug. 2003 27
HY5DU56422BT-D4/ D43
HY5DU56822BT-D4/ D43
AC CHARACTERISTICS I
(AC operating conditions unless otherwise noted)
Parameter
Symbol
DDR400 (D4)
DDR400 (D43)
Unit
Note
Min
Max
Min
Max
Row Cycle Time
tRC
60
-
55
-
ns
Auto Refresh Row Cycle Time
tRFC
70
-
70
-
ns
Row Active Time
tRAS
40
70K
40
70K
ns
Active to Read with Auto Precharge Delay
tRAP
tRCD or
tRASmin
-
tRCD or
tRASmin
-
ns
16
Row Address to Column Address Delay
tRCD
18
-
15
-
ns
Row Active to Row Active Delay
tRRD
10
-
10
-
ns
Column Address to Column Address Delay
tCCD
1
-
1
-
CK
Row Precharge Time
tRP
18
-
15
-
ns
Write Recovery Time
tWR
15
-
15
-
ns
Write to Read Command Delay
tWTR
2
-
2
-
CK
Auto Precharge Write Recovery + Precharge Time
tDAL
(tWR/tCK)
+
(tRP/tCK)
-
(tWR/tCK)
+
(tRP/tCK)
-
CK
15
System Clock Cycle Time
CL = 3
tCK
5
10
5
10
ns
Clock High Level Width
tCH
0.45
0.55
0.45
0.55
CK
Clock Low Level Width
tCL
0.45
0.55
0.45
0.55
CK
Data-Out edge to Clock edge Skew
tAC
-0.7
0.7
-0.7
0.7
ns
DQS-Out edge to Clock edge Skew
tDQSCK
-0.55
0.55
-0.55
0.55
ns
DQS-Out edge to Data-Out edge Skew
tDQSQ
-
0.4
-
0.4
ns
Data-Out hold time from DQS
tQH
t
HP
-t
QHS
-
t
HP
-t
QHS
-
ns
1,10
Clock Half Period
tHP
min
(tCL,tCH)
-
min
(tCL,tCH)
-
ns
1,9
Data Hold Skew Factor
tQHS
-
0.5
-
0.5
ns
10
Data-out high-impedance window from CK,/CK
tHZ
tAC(Max)
tAC(Max)
ns
17
Data-out low-impedance window from CK
,
/CK
tLZ
-0.7
0.7
-0.7
0.7
ns
Input Setup Time (fast slew rate)
tIS
0.6
-
0.6
-
ns
2,3,5,6
Input Hold Time (fast slew rate)
tIH
0.6
-
0.6
-
ns
Input Setup Time (slow slew rate)
t
IS
0.7
-
0.7
-
ns
2,4,5,6
Input Hold Time (slow slew rate)
t
IH
0.7
-
0.7
-
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5DU56822BT-D | 256M-P DDR SDRAM |
| HY5DU56422CT-D | 256M-P DDR SDRAM |
| HY5DU561622CT-D4 | 256M-P DDR SDRAM |
| HY5DU561622CT-D43 | 256M-P DDR SDRAM |
| HY5DU56422CT-D4 | 256M-P DDR SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU56422BT-D4/D43 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M-P DDR SDRAM |
| HY5DU56422CT-D | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M-P DDR SDRAM |
| HY5DU56422CT-D4 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M-P DDR SDRAM |
| HY5DU56422CT-D43 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M-P DDR SDRAM |
| HY5DU56422DLT | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256Mb DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。