- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384467 > HY5DU561622DT (Hynix Semiconductor Inc.) 256Mb DDR SDRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | HY5DU561622DT |
| 廠商： | Hynix Semiconductor Inc. |
| 英文描述： | 256Mb DDR SDRAM |
| 中文描述： | 256Mb的DDR SDRAM內(nèi)存 |
| 文件頁數(shù)： | 25/29頁 |
| 文件大小： | 236K |
| 代理商： | HY5DU561622DT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁
Rev. 1.0 /Oct. 2004
25
HY5DU56422D(L)T
HY5DU56822D(L)T
HY5DU561622D(L)T
- Continue
Parameter
Symbol
DDR400B
DDR333
DDR266A
DDR266B
DDR200
UNIT
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Data-out high-impedance window
from CK,/CK
17
tHZ
-0.7
0.7
-0.7
0.7
-0.75
0.75
-0.75
0.75
-0.8
0.8
ns
Data-out low-impedance window
from CK, /CK
17
tLZ
-0.7
0.7
-0.7
0.7
-0.75
0.75
-0.75
0.75
-0.8
0.8
ns
Input Setup Time (fast slew
rate)
2,3,5,6
tIS
0.6
-
0.75
-
0.9
-
0.9
-
1.1
-
ns
Input Hold Time (fast slew
rate)
2,3,5,6
tIH
0.6
-
0.75
-
0.9
-
0.9
-
1.1
-
ns
Input Setup Time (slow slew
rate)
2,4,5,6
tIS
0.7
-
0.8
-
1.0
-
1.0
-
1.1
-
ns
Input Hold Time (slow slew
rate)
2,4,5,6
tIH
0.7
-
0.8
-
1.0
-
1.0
-
1.1
-
ns
Input Pulse Width
6
tIPW
2.2
-
2.2
-
2.2
-
2.2
-
2.5
-
ns
Write DQS High Level Width
tDQSH
0.35
-
0.35
-
0.35
-
0.35
-
0.35
-
tCK
Write DQS Low Level Width
tDQSL
0.35
-
0.35
-
0.35
-
0.35
-
0.35
-
tCK
Clock to First Rising edge of DQS-
In
tDQSS
0.72
1.25
0.75
1.25
0.75
1.25
0.75
1.25
0.75
1.25
tCK
DQS falling edge to CK setup time
tDSS
0.2
-
0.2
-
0.2
-
0.2
-
0.2
-
tCK
DQS falling edge hold time from
CK
tDSH
0.2
-
0.2
-
0.2
-
0.2
-
0.2
-
tCK
Data-in Setup Time to DQS-In (DQ
& DM)
6,7,11,12,13
tDS
0.4
-
0.45
-
0.5
-
0.5
-
0.6
-
ns
Data-in Hold Time to DQS-In (DQ
& DM)
6,7,11,12,13
tDH
0.4
-
0.45
-
0.5
-
0.5
-
0.6
-
ns
DQ & DM Input Pulse Width
tDIPW
1.75
-
1.75
-
1.75
-
1.75
-
2
-
ns
Read DQS Preamble Time
tRPRE
0.9
1.1
0.9
1.1
0.9
1.1
0.9
1.1
0.9
1.1
tCK
Read DQS Postamble Time
tRPST
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
tCK
Write DQS Preamble Setup Time
tWPRES
0
-
0
-
0
-
0
-
0
-
tCK
Write DQS Preamble Hold Time
tWPREH
0.25
-
0.25
-
0.25
-
0.25
-
0.25
-
tCK
Write DQS Postamble Time
tWPST
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
tCK
Mode Register Set Delay
tMRD
2
-
2
-
2
-
2
-
2
-
tCK
Exit Self Refresh to non-Read
command
tXSNR
75
-
75
-
75
-
75
-
80
-
ns
Exit Self Refresh to Read
command
8
tXSRD
200
-
200
-
200
-
200
-
200
-
tCK
Average Periodic Refresh Interval
tREFI
-
7.8
-
7.8
-
7.8
-
7.8
-
7.8
us
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5DU56422DLT | 256Mb DDR SDRAM |
| HY5DU56422DT | 256Mb DDR SDRAM |
| HY5DU56822DLT | 256Mb DDR SDRAM |
| HY5DU56822DT | 256Mb DDR SDRAM |
| HY5DU56422BT-D4 | 256M-P DDR SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU561622DTP | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M DDR SDRAM (268,435,456-bit CMOS Double Data Rate(DDR) Synchronous DRAM) |
| HY5DU561622DTP-H | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M DDR SDRAM (268,435,456-bit CMOS Double Data Rate(DDR) Synchronous DRAM) |
| HY5DU561622DTP-J | 制造商:SK Hynix Inc 功能描述:SDRAM, DDR, 16M x 16, 66 Pin, Plastic, TSSOP |
| HY5DU561622DTP-K | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M DDR SDRAM (268,435,456-bit CMOS Double Data Rate(DDR) Synchronous DRAM) |
| HY5DU561622DTP-L | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M DDR SDRAM (268,435,456-bit CMOS Double Data Rate(DDR) Synchronous DRAM) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。