- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384347 > GS8161FZ36BGD-7.5I (GSI TECHNOLOGY) 18Mb Flow Through Synchronous NBT SRAM PDF資料下載
參數(shù)資料
| 型號： | GS8161FZ36BGD-7.5I |
| 廠商： | GSI TECHNOLOGY |
| 元件分類： | DRAM |
| 英文描述： | 18Mb Flow Through Synchronous NBT SRAM |
| 中文描述： | 512K X 36 ZBT SRAM, 7.5 ns, PBGA165 |
| 封裝： | 13 X 15 MM, 1 MM PITCH, ROHS COMPLIANT, FBGA-165 |
| 文件頁數(shù)： | 23/28頁 |
| 文件大?。?/td> | 629K |
| 代理商： | GS8161FZ36BGD-7.5I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當(dāng)前第23頁第24頁第25頁第26頁第27頁第28頁
JTAG Port Recommended Operating Conditions and DC Characteristics (2.5/3.3 V Version)
Parameter
Symbol
V
IHJ2
V
IHJ2
V
IHJ3
V
ILJ3
I
INHJ
I
INLJ
I
OLJ
V
OHJ
V
OLJ
V
OHJC
V
OLJC
Min.
0.6 * V
DD2
0.6 * V
DD2
Max.
V
DD2
+0.3
V
DD2
+0.3
V
DD3
+0.3
Unit Notes
2.5 V Test Port Input High Voltage
V
1
2.5 V Test Port Input High Voltage
V
1
3.3 V Test Port Input High Voltage
2.0
V
1
3.3 V Test Port Input Low Voltage
–
0.3
0.8
V
1
TMS, TCK and TDI Input Leakage Current
–
300
1
uA
2
TMS, TCK and TDI Input Leakage Current
–
1
100
uA
3
TDO Output Leakage Current
–
1
1
uA
4
Test Port Output High Voltage
1.7
—
V
5, 6
Test Port Output Low Voltage
—
0.4
V
5, 7
Test Port Output CMOS High
V
DDQ
– 100 mV
—
V
5, 8
Test Port Output CMOS Low
—
100 mV
V
5, 9
Notes:
1.
2.
3.
4.
5.
6.
7.
8.
9.
Input Under/overshoot voltage must be
–
2 V < Vi < V
DDn
+2 V not to exceed 4.6 V maximum, with a pulse width not to exceed 20% tTKC.
V
ILJ
≤
V
IN
≤
V
DDn
0 V
≤
V
IN
≤
V
ILJn
Output Disable, V
OUT
= 0 to V
DDn
The TDO output driver is served by the V
DDQ
supply.
I
OHJ
=
–
4 mA
I
OLJ
= + 4 mA
I
OHJC
= –100 uA
I
OLJC
= +100 uA
GS8161FZ18/32/36BD
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
Rev: 1.00 6/2006
23/28
2006, GSI Technology
JTAG Port AC Test Conditions
Notes:
1.
2.
Include scope and jig capacitance.
Test conditions as shown unless otherwise noted.
Parameter
Conditions
V
DD
– 0.2 V
0.2 V
1 V/ns
V
DDQ
/2
V
DDQ
/2
Input high level
Input low level
Input slew rate
Input reference level
Output reference level
DQ
V
DDQ
/2
50
30pF
*
JTAG Port AC Test Load
* Distributed Test Jig Capacitance
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GS8162V72CC | 256K x 72 18Mb S/DCD Sync Burst SRAMs |
| GS8162V72CC-150 | 256K x 72 18Mb S/DCD Sync Burst SRAMs |
| GS8162V72CC-150I | 256K x 72 18Mb S/DCD Sync Burst SRAMs |
| GS8162V72CC-200 | 256K x 72 18Mb S/DCD Sync Burst SRAMs |
| GS8162V72CC-200I | 256K x 72 18Mb S/DCD Sync Burst SRAMs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GS8161V18CD | 制造商:GSI 制造商全稱:GSI Technology 功能描述:1M x 18 and 512K x 36 18Mb Sync Burst SRAMs |
| GS8161V18CD-250 | 制造商:GSI 制造商全稱:GSI Technology 功能描述:1M x 18 and 512K x 36 18Mb Sync Burst SRAMs |
| GS8161V18CD-250I | 制造商:GSI 制造商全稱:GSI Technology 功能描述:1M x 18 and 512K x 36 18Mb Sync Burst SRAMs |
| GS8161V18CD-300 | 制造商:GSI 制造商全稱:GSI Technology 功能描述:1M x 18 and 512K x 36 18Mb Sync Burst SRAMs |
| GS8161V18CD-300I | 制造商:GSI 制造商全稱:GSI Technology 功能描述:1M x 18 and 512K x 36 18Mb Sync Burst SRAMs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。