- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384278 > EDD5104ADTA-7AL-E (ELPIDA MEMORY INC) 512M bits DDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | EDD5104ADTA-7AL-E |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 512M bits DDR SDRAM |
| 中文描述： | 128M X 4 DDR DRAM, 0.75 ns, PDSO66 |
| 封裝： | LEAD FREE, PLASTIC, TSOP2-66 |
| 文件頁數(shù)： | 39/49頁 |
| 文件大?。?/td> | 568K |
| 代理商： | EDD5104ADTA-7AL-E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁當前第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁
EDD5104ADTA-E, EDD5108ADTA-E, EDD5116ADTA-E
Preliminary Data Sheet E0501E10 (Ver. 1.0)
39
DM Control
DM can mask input data. In
×
16 products, UDM and LDM can mask the upper and lower byte of input data
respectively. By setting DM to Low, data can be written. When DM is set to High, the corresponding data is not
written, and the previous data is held. The latency between DM input and enabling/disabling mask function is 0.
Mask
Mask
DQS
DQ
DM
t1
t2
t3
t4
t5
t6
Write mask latency = 0
DM Control
相關PDF資料 |
PDF描述 |
|---|---|
| EDD5104ABTA | 512M bits DDR SDRAM |
| EDD5104ABTA-6B | 512M bits DDR SDRAM |
| EDD5104ABTA-7A | 512M bits DDR SDRAM |
| EDD5104ABTA-7B | 512M bits DDR SDRAM |
| EDD5104ADTA | 512M bits DDR SDRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EDD5104ADTA-7B | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM |
| EDD5104ADTA-7B-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM |
| EDD5104ADTA-7BL | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM |
| EDD5104ADTA-7BL-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM |
| EDD5104ADTA-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。