- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379008 > CY3687 (Cypress Semiconductor Corp.) MoBL-USB⑩ FX2LP18 USB Microcontroller PDF資料下載
參數(shù)資料
| 型號： | CY3687 |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | MoBL-USB⑩ FX2LP18 USB Microcontroller |
| 中文描述： | 的MoBL - USB FX2LP18的USB微控制器⑩ |
| 文件頁數(shù)： | 29/39頁 |
| 文件大?。?/td> | 453K |
| 代理商： | CY3687 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁
CY7C68053
Document # 001-06120 Rev *H
Page 29 of 39
9.6 Slave FIFO Asynchronous Write
9.7 Slave FIFO Synchronous Packet End Strobe
Figure 13. Slave FIFO Synchronous Packet End Strobe Timing Diagram
[17]
DATA
t
SFD
t
FDH
FLAGS
t
XFD
t
WRpwh
t
WRpwl
Figure 12. Slave FIFO Asynchronous Write Timing Diagram
[17]
SLWR
Table 17.Slave FIFO Asynchronous Write Parameters with Internally Sourced IFCLK
[20]
Parameter
t
WRpwl
t
WRpwh
t
SFD
t
FDH
t
XFD
Description
Min.
50
50
10
10
Max.
Unit
ns
ns
ns
ns
ns
SLWR pulse LOW
SLWR pulse HIGH
SLWR to FIFO data setup time
FIFO data to SLWR hold time
SLWR to FLAGS output propagation delay
70
FLAGS
t
XFLG
IFCLK
PKTEND
t
SPE
t
PEH
Table 18.Slave FIFO Synchronous Packet End Strobe Parameters with Internally Sourced IFCLK
[10]
Parameter
t
IFCLK
t
SPE
t
PEH
t
XFLG
Description
Min.
20.83
14.6
0
Max.
Unit
ns
ns
ns
ns
IFCLK period
PKTEND to clock setup time
Clock to PKTEND hold time
Clock to FLAGS output propagation delay
9.5
Table 19.Slave FIFO Synchronous Packet End Strobe Parameters with Externally Sourced IFCLK
[10]
Parameter
t
IFCLK
t
SPE
t
PEH
t
XFLG
Description
Min.
20.83
8.6
3.04
Max.
200
Unit
ns
ns
ns
ns
IFCLK period
PKTEND to clock setup time
Clock to PKTEND hold time
Clock to FLAGS output propagation delay
13.5
[+] Feedback
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY37128VP160-100BAXC | 5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37032P44-125AC | 5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37064P44-200AC | 5V, 3.3V, ISR⑩ High-Performance CPLDs |
| CY37064P44-200JC | 5V, 3.3V, ISR⑩ High-Performance CPLDs |
| CY37384VP100-200JXC | 5V, 3.3V, ISRTM High-Performance CPLDs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY3688 | 功能描述:界面開發(fā)工具 CY3688 RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| CY3690 | 功能描述:開發(fā)板和工具包 - 其他處理器 USB 2.0 DVEL KIT RoHS:否 制造商:Freescale Semiconductor 產(chǎn)品:Development Systems 工具用于評估:P3041 核心:e500mc 接口類型:I2C, SPI, USB 工作電源電壓: |
| CY3691 | 功能描述:開發(fā)板和工具包 - 其他處理器 USB 2.0 DVEL KIT RoHS:否 制造商:Freescale Semiconductor 產(chǎn)品:Development Systems 工具用于評估:P3041 核心:e500mc 接口類型:I2C, SPI, USB 工作電源電壓: |
| CY3692 | 功能描述:時鐘和定時器開發(fā)工具 Socket adapter "for CY23FP12" RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| CY3693 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PTG Programming Kit |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。